Процессорные модули CCD на базе новой микроархитектуры AMD «Zen 6» получат полуторакратный прирост числа вычислительных ядер. Это первое увеличение количества полноценных ядер в модуле, рассчитанных на высокие тактовые частоты. Ранее компания увеличивала ядра только за счет компактных решений с ограниченной частотной эффективностью.
По оценкам, размер чипа нового поколения сохранится близким к текущему CCD «Zen 5». Ожидаемая площадь кристалла — приблизительно 76 мм² против 71 мм² у предшественника.
- Zen2: 2 группы по 4 ядра, 2*16 МБ L3, техпроцесс TSMC N7, ~77 мм²
- Zen3: 8 ядер, 32 МБ L3, TSMC N7, ~83 мм²
- Zen4: 8 ядер, 32 МБ L3, TSMC N5, ~72 мм²
- Zen5: 8 ядер, 32 МБ L3, TSMC N4, ~71 мм²
- Zen6: 12 ядер, 48 МБ L3, TSMC N2, ~76 мм²
AMD Ryzen «Zen 6»
- Рост IPC в двузначных процентах
- Расширение до 24 ядер / 48 потоков
- Повышение частот на оптимизированном техпроцессе
- Масштабирование кэш-памяти (до 48 МБ на модуль)
- До двух CCD-матриц и одного IOD
- Расширенные возможности работы с DDR5
- Двухканальный контроллер памяти с дублированной архитектурой
- Сохранение текущих показателей TDP
Согласно данным, каждый CCD «Zen 6» объединит двенадцать ядер в составе единого кластера (CCX). Все ядра будут использовать общую кэш-память третьего уровня объемом 48 МБ, что означает 50%-ное увеличение как количества ядер, так и размера L3 по сравнению с «Zen 5».
Производство CCD «Zen 6» планируется на новом нормировании TSMC N2 (2-нанометровые транзисторы-нанопластины), что значительно повысит плотность элементов относительно TSMC N4P в «Zen 5». В ответ на стратегию Intel по увеличению кэша в процессорах Core Ultra 400 «Nova Lake-S», AMD, вероятно, интегрирует технологию 3D V-Cache в «Zen 6». Это позволит будущим X3D-моделям достигать 144 МБ L3 на CCD и до 288 МБ суммарного кэша для платформы AM5.